克日，华为“韬定律”于业界激发的震动延续发酵。作为半导体史上首个由中国企业提出的底层法例级立异，其标记性的里程碑位置和潜伏反动意思备受存眷。
陪同光环而来的，也包含收集上零散呈现的质疑声——环绕“强调”或“揄扬”的论调虽存，但手艺界更遍及的共鸣是：任何手艺变更的评判，都终究要以实打实的市场表现为准。
华为在近期的一次手艺集会上表露：按照该“韬定律”停止的芯片研发已用时六年，累计开辟出381种差别范例的芯片。终究将这一现实体系真正商用、完成落地考证的，恰是此前备受等候的麒麟系列芯片(业内猜测其代号为新一代“麒麟9050”)。
据官方及多方提早流露的数据显现，2025年款新麒麟芯片在多项关头目标上均完成了明显冲破：
晶体管密度：到达238MTr/mm²，较前代晋升了53.8%;
能效：晋升41%;
峰值频次：到达了3.1 GHz，相较曩昔也有12.7%的晋升。
须要出格申明的是，华为颁布发表的238MTr/mm²密度值，并非业内通用的2D立体密度观点，使得该目标很难与业内抢先玩家停止直观数字上的间接比拼。以台积电的同类工艺(比方3nm制程初期版本)举例，其颁布发表的数字区间可从略高于200至靠近300MTr/mm²不等;英特尔及三星在其同级(18A、2nm手艺节点)亦均处于附近程度。
如按悲观角度停止对标：若华为颁布发表的数据在划一规范下换算后能到达同级，那末新一代麒麟便能够现实上已对齐或超出了最顶尖的晶圆代工场在高端节点上的手艺水准——即便是台积电计划中的2nm制程手艺，其现实密度也方才靠近236 MTr/mm²的边缘。
但是，专业批评界一样明智沉着：单看密度不代表全体协作力的完整对标。台积电今朝的旗舰产物频次能够轻松爬升至4至4.5 GHz区间，申明在这方面国产制作依然存在着追逐的差异。手艺察看者也遍及指出：“咱们必须客观对待差别阶段的手艺程度，但这并不象征着应低估此轮停顿的庞大意思。”
成心思的是，何庭波自己(华为芯片部分领甲士物之一)比来在一次公然手艺访谈中流露了一个颇具表示的细节：“现实上，本次芯片中真正利用的**『逻辑折叠』手艺，已经是咱们决心做的一个比拟激进的计划”。其意指今朝的键合间距只利用了较易成熟的1.5um规范;而“三维集成”计划中“TSV”(晶圆中心孔)手艺也只延长了一层导电层;对芯片中关头路经的挑选折叠是无限的，而非全体计划。仅此无限计划，已让主频回到了3 GHz大关以上。
这段话隐含的潜台词，无疑印证了更主动的观点：借使华为此次不过度谨严、接纳更大胆和全局计划的架构修改，乃至能够斟酌接纳更麋集的毗连手艺、深条理的3D重叠……现实上完整能够等候一个更高主频(弘远于3 GHz)、更大计较密度、更强全体表现的芯片降生。
在后续工艺迭代线路图上，华为已明白计划好几个进级台阶。动静称，麒麟芯片在27年至30年间将有屡次小迭代优化;更大的架构腾跃则指向2031年的某个关头节点——届时能够推出等效1.4 nm工艺，估计频次冲破5 GHz并无望把密度推上400 Mtr/mm²的高度。
有阐发以为，此时候节点也恰与传言中国内自立EUV光刻机起头量产的时候窗口相符合，恰好对应华为在2020年摆布曾提的“十年告竣自立化冲破”之说。即便将来该工艺接纳差别于极紫外暴光(EUV)的其他手艺途径到达近似乃至更高的机能层级——那就能够考证另外一种手艺计谋的胜利：“用惯例步进的DUV叠加特别立异设想，完成国际同行必须破费地理数字投入的EUV/High NA能力完成的冲破。”这也令察看者们抱有更丰硕的猎奇与设想。
